Trükkplaatide projekteerimine on kriitiline ja aeganõudev ülesanne ning kõik ilmnevad probleemid nõuavad, et insenerid uuriksid kogu konstruktsiooni, võrgustike kaupa, komponentide kaupa. Võib öelda, et trükkplaadi disain nõuab hoolt mitte vähem kui kiibi disain.
Tüüpiline trükkplaadi projekteerimisprotsess koosneb järgmistest etappidest.
Esimesed kolm sammu võtavad kõige rohkem aega, sest skemaatiline kontroll on käsitsi protsess. Kujutage ette SoC-plaati, millel on 1000 või enam ühendust. Iga juhtme käsitsi kontrollimine on pikk ja tüütu ülesanne. Tegelikult on peaaegu võimatu kontrollida iga üksikut juhet, mis võib põhjustada probleeme lõppplaadiga, nagu valed juhtmed, rippuvad sõlmed jne.
Skemaatilise püüdmise faasis on tavaliselt järgmised probleemid.
● Allajoonimise vead: nt APLLVDD ja APLL{0}}VDD
● Tõstutundlikud probleemid: nt VDDE ja vdde
● Õigekirjavead
● Signaali lühiseprobleemid
● Ja palju muud
Nende vigade vältimiseks peaks olema võimalus kogu skeemi mõne sekundiga kontrollida. Seda meetodit saab rakendada skemaatilise simulatsiooniga, mida praeguses tahvli kujundamise protsessis näeb endiselt harva. Skemaatiline simulatsioon võimaldab jälgida lõppväljundit vajalikes sõlmedes, nii et see suudab automaatselt kontrollida kõiki ühenduse probleeme.
Seda selgitatakse allpool projekti näitega.
Mõelge trükkplaadi tüüpilisele plokkskeemile.
Joonis 1
Keerulise plaadikujunduse korral võib ühenduste arv ulatuda tuhandeteni ja väga väike arv muudatusi raiskab tõenäoliselt kontrollimiseks palju aega.
Skemaatiline simulatsioon mitte ainult ei säästa projekteerimisaega, vaid parandab ka plaadi kvaliteeti ja suurendab kogu protsessi efektiivsust.
Tavalisel testitaval seadmel (DUT) on mõned järgmistest signaalidest.
Joonis 2
DUT-l on pärast mõningast eelhäälestamist erinevad signaalid ja signaali häälestamiseks on sellel erinevad moodulid, nagu regulaatorid, op-amprid jne. Vaatleme pingeregulaatori kaudu saadud toitesignaali näidet.
Joonis 3: Näidisplaadi skeem.
Ühendussuhete kontrollimiseks ja üldiseks kontrollimiseks kasutatakse skemaatilist simulatsiooni. Skemaatiline simulatsioon koosneb skemaatilisest loomisest, testpingi loomisest ja simulatsioonist.
Katsepingi loomisel antakse vajalikele sisenditele ergutussignaal ning seejärel vaadeldakse väljundtulemusi huvipakkuvas signaalipunktis.
Ülaltoodud protsessi saab rakendada, ühendades sondid vaadeldavate sõlmedega. Sõlme pinged ja lainekujud võivad näidata, kas skeemil on vigu või mitte. Kõik signaaliühendused kontrollitakse automaatselt.
Joonis 4: skemaatiline katsealus ja iga sõlme simulatsiooniväärtused.
Vaatame ülaltoodud diagrammi osa, kus sondeeritud sõlmed ja pinged on selgelt nähtavad.
Seega saame simulatsiooni abil tulemusi vahetult jälgida ja kinnitada, kas tahvli skeem on õige. Lisaks saab konstruktsiooni muutuste uurimist saavutada ergastussignaali või komponendi väärtuste hoolika reguleerimisega. Seega säästab skemaatiline simulatsioon lauakujundajate ja kontrollijate jaoks palju aega ning suurendab kujunduse õigsuse tõenäosust.
Artikkel on paljundatud võrgust, rikkumiste korral võtke meiega ühendust, et kustutada, aitäh.